ベテランチップ設計者のMr. Bubble氏はポッドキャストのインタビューで、AIハッシュレートインフラストラクチャの真のボトルネックはもはやチップ自体ではなく、パッケージング、相互接続遅延、ストレージ階層などのより低レベルの問題にあると指摘した。同氏は、ムーアの法則の経済的論理が破綻し、トランジスタ密度の向上はコストが高く収益が逓減するため、先進パッケージングが新たな鍵となっていると強調した。Mr. Bubble氏はNVIDIA Rubin Ultraアーキテクチャを例に挙げ、そのロードマップがメモリとパッケージングのサプライチェーンに制約されており、PCBメーカーが新たなボトルネックになっていることさえ明らかにした。同氏は、将来のAIハッシュレート設計の焦点は「ラック全体」になり、相互接続のスループットと遅延が極めて重要になると考え、3D DRAMがメモリの究極の形態になると予測した。Mr. Bubble氏はまた、大規模モデルラボの「境界を越える」という物語の真の動機に疑問を呈し、投資家は競合する最先端のAIラボではなく、基盤となるハードウェアとサプライチェーンに注目すべきだと助言した。